SRAM은 플립플롭 방식의 기억소자를 가진 임의 접근 기억장치로, 전원 공급이 있는 한 저장된 내용을 계속 기억하며, DRAM과 다르게 복잡한 재생 클록(refresh clock)이 필요 없다. MOS FET 4~6개로 된 플립플롭 기억소자로 구성되어 있어 집적 밀도가 높아서 가격이 비싸며, 소용량의 메모리에 사용한다. DRAM보다 처리 속도가 5배 정도 빨라서 캐시기억장치(cache memory)에 주로 사용한다. [ 그림 7-25 ]는 SRAM의 기억소자(memory cell) 구조를 나타낸 것이다. 선택 입력 S는 여러 개의 기억소자가 있을 때 해당 위치 기억소자를 선택할 때 사용된다. 제어신호 R/W는 읽기 동작과 쓰기 동작을 결정한다. 이 외에 쓰기 동작을 위한 데이터의 입력과 읽기 동작을 위한 데이터 출력단자가 존재한다.

[ 그림 7-25 ]