4개의 1K x 8비트 RAM 칩들을 적절하게 설계하면 용량이 (1K x 8bit) x 4 = 1K x 32비트인 기억장치 모듈을 만들 수 있다. 각각의 RAM은 A0~A9까지 10개의 주소 선을 입력 선으로 갖는다.(1K). RAM들의 주소값이 연결되기 때문에 RAM 1은 (000)16~(3FF)16, RAM 2는(400)16~(7FF)16, RAM 3은 (800)16~(BFF)16, RAM4은 (C00)16~(FFF)16까지 각각 다른 주소를 할당받게 된다.

주소로 접속할 떄는상위 10개 비트 A0~A9까지 각 RAM에 공통으로 할당되고, 하위 두 비트 A10, A11은 2X4 디코더의 출력으로 네 개의 칩 선택 신로를 발생시켜 각 RAM을 선택한다. [ 그림 7-46 ]은 설계된 4K x 8비트 기억장치 모듈을 나타낸 것이다 .2x4디코더의 입력 비트는 네 개의 RAM 중에서 하나를 선택하고 선택된 RAM의 주소 범위를 알맞게 설정해준다.

[ 그림 7-46 ]

[ 표 7-2 ]는 설계된 4K x 8비트 기억장치 모듈에서 각 RAM에 지정되는 주소 영역을 나타낸 것이다. 2x4 디코더의 입력 비트 값이 주소 비트의 상위 두 비트(A11, A10) 가 되는 것을 확인할 수 있다.

기억장치 모듈을 설계할 때는 먼저 컴퓨터 시스템에서 필요한 기억장치 용량을 결정해야 한다. 기억장치 용량이 결정되면, 사용할 칩들을 결정하고 주소 표(adress table 또는 adress map)를 작성한다. 이렇게 용량과 주소 표가 작성되면 이를 바탕으로 세부 회로를 설계한다.